「香港飛龍」標誌 本文内容： 如果您希望可以時常見面，歡迎標星收藏哦~來源：本文來自 allaboutcircuits ，謝謝。124層印刷電路板在不增加7.6毫米標準板厚的情況下，突破了長期存在的108層的行業上限。OKI Circuit Technology 推出了一款124 層印刷電路板 (PCB)，這是高密度電子封裝領域的一項里程碑式進展，這是迄今爲止已知的半導體測試應用的最高商用堆疊高度。這一進步突破了長期以來 108 層的上限，並可能標誌着人工智能、國防、航空航天和先進通信技術領域基板設計的新紀元。124層PCB的橫截面PCB分層的新高峯？從紙面上看，從108層到124層的躍升可能微不足道，但在追求精密的PCB製造領域，這標誌着PCB製造能力的根本性轉變。信號層數增加15%的同時，並沒有增加標準的7.6毫米板厚，而這是晶圓級測試設備現有尺寸限制的限制。這絕非易事。由於樹脂流動、導通孔塌陷以及層間對準等挑戰，傳統 PCB 設計在達到 100 層之前就已達到機械和熱性能的極限。迄今爲止，可靠地超過 108 層通常意味着必須接受更厚的電路板或降低可靠性——而 OKI 有效地避免了這些妥協。該解決方案實現了前所未有的信號密度和垂直互連，對於用於 AI 加速器的下一代高帶寬存儲器 (HBM) 的晶圓探測尤其重要。每增加一層，設計人員就能在緊密相鄰的環境中佈線更多信號，集成更多接地層，並更好地管理 PCIe Gen6 和 CXL 3.0 等協議所需的高速差分對。124層PCB的深遠影響長期以來，提升PCB 層數一直受到對準精度、過孔可靠性和熱完整性的限制。OKI 的突破源於一系列改進，而非單一的發現。該設計的關鍵在於使用每層厚度僅爲 25 μm 的超薄介電材料，其低損耗特性適用於 112 GHz 以上的頻率。這些材料（可能是 Megtron 7 等高性能層壓板）可實現嚴格的阻抗控制 (±5%)，同時支持高功率 AI 芯片至關重要的熱傳導。多層 PCB 佈局示例這種 124 層配置或將爲人工智能半導體測試開闢新的方向，因爲堆疊 HBM 模塊的晶圓級檢測需要精確、高速的信號完整性。每增加一層，佈線容量和屏蔽潛力都會增加。在人工智能服務器中，OKI 的高層板支持集成接地層和微孔陣列，可最大限度地減少串擾和信號損耗，同時改善散熱性能。這些功能也將使該技術成爲航空航天和國防應用的理想之選。這些 PCB 採用對稱疊層設計，並在超過 1,000 次熱循環下達到 MIL-STD-883G 可靠性標準，理論上能夠承受極端環境，同時保持電氣完整性。擴展和成本的限制高複雜性自然帶來高昂的成本。OKI 124 層 PCB 每平方米的物料成本高達 4,800 美元，生產時間長達 16 周，良率徘徊在 65% 左右。這遠低於 108 層 PCB 的典型良率 85%。熱循環引起的機械應力，尤其是在銅與FR-4邊界處，會超過80 MPa，有時會導致細間距BGA封裝中的焊盤凹陷或信號衰減。在堆疊層中排除此類故障通常需要破壞性橫截面積分析，這使得診斷過程變成了一場賭博。與大多數尖端技術一樣，當前的應用僅限於利基、高性能領域，但其底層創新可能會隨着時間的推移逐漸滲透。增材製造和人工智能驅動的EDA工具的進步最終或許能夠以更少的層數或更低的成本實現類似的性能。OKI 的 124 層 PCB 雖然未能超越電裝 (Denso) 在 2012 年創下的 129 層世界紀錄，但它的突出之處在於實用性，而非純粹的極限。通過保持常規的電路板厚度並確保可製造性，OKI 的工作很可能有助於彌合理論極限與可擴展生產之間的差距。https://www.allaboutcircuits.com/news/oki-reaches-new-heights-with-124-layer-pcb/半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4029期內容，歡迎關注。『半導體第一垂直媒體』實時 專業 原創 深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦 (本文内容不代表本站观点。) --------------------------------- |
本網站是"非商業"(non-commercial)。 暫統計至2025年6月6日，本網站共17125篇文章。 本網頁使用CDN cache緩存，顯示的網頁內容可能並非最新版本。
